PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-125859

(43) Date of publication of application: 27.07.1983

(51)Int.Cl.

H01L 23/52

(21)Application number : 57-007588

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.01.1982

(72)Inventor: ITO CHIKAICHI

HARADA YUKIYOSHI KAMIKAWAI RYOTARO

(54) SUBSTRATE FOR MOUNTING OF SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To obtain the substrate for mounting of the semiconductor elements in high density by a method wherein the substrate is made of the material the same with the semiconductor elements to remove the difference between the coefficients of thermal expansion. CONSTITUTION: When a comparatively soft polymer of polyimide, etc., is used as an insulating film for construction of a multilayer wiring on the Si substrate, concentration of stress at the connecting part of a chip and the substrate can be prevented. The polymer has the larger coefficient of thermal expansion than Si usually, while when it is formed in a thin film, behavior of thermal expansion thereof nearly follows that of Si. Therefore even when the Si chip is connected electrically to the wiring on the polymer film formed on the Si substrate using solder balls, break off of the connecting part to be caused according to thermal expansion is not generated. Accordingly, formation of the chip in a large area, provision of connecting pins in high density can be facilitated.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭58—125859

⑤ Int. Cl.³ .
H 01 L 23/52

識別記号

庁内整理番号 6428-5F ❸公開 昭和58年(1983) 7月27日

発明の数 1 審査請求 未請求

(全 3 頁)

匈半導体素子実装用基板

②特 願 昭57-7588

②出 願 昭57(1982)1月22日

⑫発 明 者 伊藤親市

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

かい といり 者の原田征喜

⑫発

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究 所内

@発 明 者 上川井良太郎

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 形内

②出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 署

発明の名称 半導体素子実装用基板

特許請求の範囲

1、基板と、設基板上に半導体素子の數量用に設けられた接着層とを有する半導体素子実装用基板において、上配基板は上配半導体素子と同じ物質を用いてなることを特徴とする半導体素子
実装用基板。

発明の詳細な説明

本発明は半導体素子実装用基板に関し、とくに、多数のSi半導体のLSI(大規模集積回路)を搭載し、LSIチップ間の結線をよび基板外部との結線を行なう高密度実装基板に用いて効あるものである。

従来 I C (集積回路) チップは一個ずつパッケージングして D I L (Dual in Line) のピンをとり出し、エポキシのブリント基板に搭載する方式がとられてきた。この方法では I C チップの面積に比ペパッケージングの占める面積が大きくI C 実装の高密度化に限界があつた。最近この問

題を回避してICチップ実装の高密度化をはかるためにセラミックの多層基板にICチップを直接接続する方式が用いられるようになつてきている。 このセラミック基板実装法においては、ICチップとセラミック基板との電気的接続には適常はんだの小球を用いるCCB(Controled

Collapse Bonding)法が用いられている。このはんだ接続技術においてはチップに用いる3i と基板に用いるTルミナとの熱彫場係数の差のために接続はんだ小球に大きな応力が動き、接続部が破断しやすいという問題がある。この傾向はチップの面積を大きくしたり、はんだ小球の直径を小さくすると厳しくなり、チップの大面積化および接続ピンの多ピン化を妨げ、ひいてはチップの高級積化を妨げる製因となつていた。

本発明の目的は上記欠点のない半退体業子実装 用基板を提供することにある。

上記目的を選成するための本発明の構成は、基 板材料としてSiを用いJCチップと基板材料と の無膨張係数の差をなくすことにある。このため、

時開昭58-125859(2)

以下図面を参照しながら、実施例を用いて本発明を具体的に説明する。

寒焦仞

T.

第1図(a)に示すよりに基板1として厚さ2mmのシリコン板を用いた。これにレーザ又は電子ビームを用いて選径1mmのスルーホール11をあけた。次に第1図(b)に示すように、上記基板1に酸化処理をほどこして、8ⅰ0gの被膜2を基板設面およ

以上説明したごとく本発明によればシリコンチンプと配線落板との熱態張の意を非常に小さくすることができる。そのため両者の接続部に動く応力を小さくすることができ配線落板の信頼性を著しく高めることができる。また上配両者の中間に比較的軟かいポリマー絶縁膜を配償するので配線

の多層化が容易である。そのため多数の I C チップを一枚の配額基板に搭載することも容易となつた。

図面の簡単な説明

第1図(a)~(向は本発明の一実施例としての半導体実装基板の構造とその製造工程の概略を示した 説明図である。

1 … 8 i 基板、11 … スルーホール、2 … 酸化膜、3 … 導体ペースト、4 … 高分子樹脂層、5 および5 1 … A L 配額層、6 … シリコン I C チップ。

代理人 弁理士 毒田利睾 5











